连接系统

技术领域

本发明涉及一种连接系统，该连接系统包括经由包括多个信号线的电缆相互连接的两个电子装置。本发明还涉及这种连接系统的电子装置。本发明还涉及具备这种连接系统的显示装置。

背景技术

电子设备有时具备通过包含多个信号线的可装卸的电缆而相互连接的多个电子部件(例如电路基板等)。在该情况下,经由一条电缆,在电子部件间传输数据信号,并且,有时也在电子部件间供给电力。

现有技术

专利文献

专利文献1：特开2006-035597号公报

专利文献2：特开2009-061211号公报

专利文献3：特开2013-058428号公报

发明内容

发明所要解决的问题

电缆的末端的插头需要正确地插入到设置于电子部件的连接器(或者,也称为“插座”),电缆的电极需要正确地与连接器的对应的电极连接。然而,例如在电缆相对于连接器倾斜插入的情况等,由于将电缆插入到连接器中的位置偏离正确的位置,有时电缆的电极与不同于连接器的对应的电极的电极连接。例如,当传输电力的电缆的信号线(即,被施加电源电压的信号线)与接收数据信号的各比特的连接器的电极连接时,电子部件的电路被施加意外的过大的电压,有可能破坏电子部件。因此,在该情况下,需要在向电子部件间供给电力之前可靠地识别电缆是否正确地连接于连接器。

例如专利文献1至3公开了电子部件对是否将电缆正确地连接于连接器进行电检测。另外,为了电检测电缆是否正确地与连接器连接,例如,考虑在电子部件间经由电缆的信号线传输预先确定的测试数据值。为了可靠地检测连接状态,需要经由关注对象的信号线传输比特值“1”以及“0”双方。当测试数据值的数据量增大时,用于检测连接状态的处理时间也增大。因此,寻求一种能够在抑制必要的数据量以及处理时间的增大的同时,电检测电缆是否正确地连接于连接器的电子装置。

本发明的目的在于提供一种电子装置,该电子制造能够抑制必要的数据量及处理时间的增大,并且能够电检测电缆是否正确地连接于连接器。另外,本发明的目的还在于提供一种包括经由电缆相互连接的两个电子装置的连接系统。

用于解决问题的方案

本发明的一方式所涉及的电子装置是包含第一装置和第二装置的连接系统的第一装置,所述第一装置和所述第二装置能够经由包含多个信号线的电缆相互连接,所述电子装置的特征在于,包括:

第一连接器,能够经由所述电缆与所述第二装置连接；

控制电路，

所述控制电路

经由所述多个信号线中的第一信号线,将预定的多个测试数据值发送到所述第二装置,

基于通过所述第二装置从所述多个测试数据值生成的一个编码数据值,判断所述多个测试数据值是否正确地传输到所述第二装置,并

输出表示所述多个测试数据值是否正确地传输到所述第二装置的信号。

发明效果

根据本发明,通过使用由第二装置从多个测试数据值生成的一个编码数据值,能够抑制必要的数据量以及处理时间的增大,并且能够电检测电缆是否正确地连接于连接器。

附图说明

图1是表示第一实施方式所涉及的显示装置的示例性构成的框图。

图2是示出图1的控制基板以及源极驱动器基板的示例性构成的框图。

图3是示出图1的电缆的示例性构成的图。

图4是示出比较例涉及的电缆的示例性构成的图。

图5是示出图2的控制电路的示例性构成的框图。

图6是示出图2的编码电路的示例性构成的框图。

图7是示出图6的编码电路的示例性详细构成的框图。

图8是示出从图1的控制基板向源极驱动器基板发送的例示性测试数据值的时序图。

图9是概略地示出图1的控制电路的动作的流程图。

图10是示出当电缆正确地连接于图1的控制基板的连接器及源极驱动器基板的连接器时从控制基板施加于源极驱动器基板的电源电压的时序图。

图11是示出电缆没有正确地连接于图1的控制基板的连接器及源极驱动器基板的连接器上时从控制基板向源极驱动器基板施加的电源电压的时序图。

图12是示出第一实施方式的变形例涉及的控制电路的示例性构成的框图。

图13是概略地示出图12的控制电路的动作的流程图。

图14是示出第二实施方式涉及的控制基板及源极驱动器基板的示例性构成的框图。

图15是示出图14的电缆的示例性构成的图。

图16是示出图14的控制电路的示例性构成的框图。

图17是示出图14的编码电路的示例性构成的框图。

图18是概略地示出图14的控制电路的动作的流程图。

图19是示出第三实施方式涉及的源极驱动器基板的示例性构成的框图。

图20是示出图19的编码电路的示例性详细构成的框图。

图21是示出图19的源极驱动器电路之一发生故障时的源极驱动器基板的状态的图。

图22是第三实施方式的变形例涉及的源极驱动器电路的示例性输入输出端子的图。

图23是示出第四实施方式涉及的控制基板及源极驱动器基板的示例性构成的框图。

图24是示出第四实施方式的变形例涉及的控制基板及源极驱动器基板的示例性构成的框图。

图25是示出图24的电缆的示例性构成的图。

图26是示出第五实施方式涉及的控制基板及源极驱动器基板的示例性构成的框图。

图27是示出图26的电缆的示例性构成的图。

图28是示出图26的电缆的示例性构成的图。

图29是示出图26的奇偶校验生成电路的示例性构成的框图。

图30是示出第五实施方式的第一变形例涉及的控制基板及源极驱动器基板的示例性构成的框图。

图31是示出第五实施方式的第二变形例涉及的控制基板的奇偶校验生成电路的示例性构成的框图。

具体实施方式

以下，将参照附图说明包括本发明每个实施方式涉及的连接系统的显示装置。在每个图中，相同的附图标记表示相同的构成要素。

〔第一实施方式〕

图1是表示第一实施方式所涉及的显示装置100的示例性构成的框图。显示装置100具备：控制基板1、电缆(2-1、2-2)、源极驱动器基板(3-1、3-2)、以及显示面板4。显示装置100例如是液晶显示装置。

控制基板1包括用于控制显示面板4用的栅极驱动器电路(未图示)和源极驱动器电路(SD)31的定时控制器。源极驱动器基板(3-1、3-2)分别包括用于显示面板4的源极驱动器电路(SD)31。控制基板1经由包含多个信号线的可装卸的电缆(2-1、2-2)分别与源极驱动器基板(3-1、3-2)连接。显示面板4例如是液晶面板。

在本说明书中,也将控制基板1称为“第一装置”或“第一电子装置”,另外,也将源极驱动器基板3-1、3-2称为“第二装置”或“第二电子装置”。另外,在本说明书中,将通过源极驱动器基板3-1、3-2相互连接的控制基板1及源极驱动器基板3-1、3-2也称为“连接系统”。对于以下的第二至第五实施方式也是同样的。

图2是示出图1的控制基板1以及源极驱动器基板3-1、3-2的示例性构成的框图。

参照图2,控制基板1具备控制电路11、电力管理电路12、发光二极管13以及连接器(14、15-1、15-2)。

连接器14经由未图示的电缆与控制基板1的前段的电路(包括影像处理电路以及电源电路等)连接。连接器14例如具有LVDS(Low Voltage Differential Signaling:低压差分信号)的接口。电缆2-1的一端可装卸地与连接器15-1连接,连接器15-1经由电缆2-1与源极驱动器基板3-1连接。电缆2-2的一端可装卸地与连接器15-2连接,连接器15-2经由电缆2-2与源极驱动器基板3-2连接。连接器15-1、15-2例如具有mini-LVDS的接口。

控制电路11是控制用于显示面板4的栅极驱动器电路(未图示)和源极驱动器电路(SD)31的定时控制器。控制电路11从控制基板1的前段的电路接收输入数据信号DATA_IN,输出用于源极驱动器基板3-1的数据信号DATA1和用于源极驱动器基板3-2的数据信号DATA2。输入数据信号DATA_IN以及数据信号DATA1、DATA2例如表示显示于显示面板4的影像数据。

另外,控制电路11经由传输数据信号DATA1的信号线中的至少一部分,向源极驱动器基板3-1发送用于检查电缆2-1是否正确地连接于控制基板1的连接器15-1以及源极驱动器基板3-1的连接器33-1(后述)的预先确定的测试数据值。同样地,控制电路11经由传输数据信号DATA2的信号线中的至少一部分,向源极驱动器基板3-2发送用于检查电缆2-2是否正确地连接于控制基板1的连接器15-2以及源极驱动器基板3-2的连接器33-2(后述)的预先确定的测试数据值。在电缆未正确地连接于连接器、而电缆的电极与连接器的对应的电极不同的电极接触的情况下,测试数据值的各比特值有时因相邻的比特值的影响而反转,另外,有时因电源电压或接地电压的影响而固定为比特值“0”或“1”。另外,在电缆未正确地连接于连接器的情况下,电缆的电极有时与连接器的任何电极都不接触。因此，为了可靠地检测连接状态,如上所述，需要经由关注对象的信号线传输比特值“1”以及“0”双方。因此,控制电路11经由电缆2-1的相同信号线将多个测试数据值发送到源极驱动器基板3-1,另外,经由电缆2-2的相同信号线将多个测试数据值发送到源极驱动器基板3-2。

另外,控制电路11在控制电路11与源极驱动器基板3-1的编码电路32-1(后述)之间收发包括1比特的数据值I2C1[DATA]和时钟信号I2C1[CLK]的I2C信号I2C1。控制电路11使用I2C信号I2C1从编码电路32-1接收由编码电路32-1根据多个测试数据值生成的一个编码数据值。进一步,控制电路11将复位信号RESET1发送到编码电路32-1。同样,控制电路11在控制电路11与源极驱动器基板3-2的编码电路32-2(后述)之间收发包括1比特的数据值I2C2[DATA]和时钟信号I2C2[CLK]的I2C信号I2C2。控制电路11使用I2C信号I2C2从编码电路32-2接收由编码电路32-2根据多个测试数据值生成的一个编码数据值。进一步,控制电路11将复位信号RESET2发送到编码电路32-2。

控制电路11还基于从编码电路32-1、32-2分别接收到的编码数据值,判断电缆2-1是否正确地连接于连接器15-1、33-1,且电缆2-2是否正确地连接于连接器15-2、33-2。控制电路11输出表示该判断的结果的控制信号PWR_RDY。

电力管理电路12从控制基板1的前段的电路接受12V的电源电压的供给,产生用于源极驱动器基板3-1、3-2的多个电源电压，例如-6V、3.3V、16V以及35V。除图2以外,通过附图标记VL,表示具有最小绝对值的3.3V的电源电压,通过附图标记VH,表示具有更大的绝对值的-6V、16V以及35V的电源电压。电力管理电路12在控制基板1的电源被接通、开始供给12V的电源电压之后,始终开始针对源极驱动器基板3-1、3-2的3.3V的电源电压的供给。另一方面,电力管理电路12在控制基板1的电源被接通、开始供给12V的电源电压之后,基于控制信号PWR_RDY，仅在电缆2-1、2-2正确地连接于连接器15-1、15-2、33-1、33-2时,开始针对源极驱动器基板3-1、3-2的其它-6V、16V以及35V的电源电压的供给。

发光二极管13基于控制信号PWR_RDY,表示电缆2-1、2-2是否正确地连接于连接器15-1、15-2、33-1、33-2。发光二极管13在电缆2-1、2-2与连接器15-1、15-2、33-1、33-2全部正确地连接时可以亮灯,相反地,也可以在至少一个连接器中未正确地连接时亮灯。

另外,参照图2,源极驱动器基板3-1具备一个或多个源极驱动器电路31、编码电路32-1以及连接器33-1。电缆2-1的一端可装卸地与连接器33-1连接,连接器33-1经由电缆2-1与控制基板1连接。连接器33-1例如具有mini-LVDS的接口。源极驱动器基板3-1的各源极驱动器电路31从控制基板1接收数据信号DATA1,进而接收电源电压VL、VH的供给,输出用于显示面板4的各像素的控制信号。编码电路32-1基于从控制基板1接收到的多个测试数据值,生成1个编码数据值。

与源极驱动器基板3-1同样,源极驱动器基板3-2具备一个或多个源极驱动器电路31、编码电路32-2以及连接器33-2。电缆2-2的一端可装卸地与连接器33-2连接,连接器33-2经由电缆2-2与控制基板1连接。连接器33-2例如具有mini-LVDS的接口。源极驱动器基板3-2的各源极驱动器电路31从控制基板1接收数据信号DATA2,进而接收电源电压VL、VH的供给,输出用于显示面板4的各像素的控制信号。编码电路32-2基于从控制基板1接收到的多个测试数据值,生成1个编码数据值。

图3是示出图1的电缆2-1的示例性构成的图。电缆2-1具备柔性基板21、多个信号线22、以及插头(23、24)。电缆2-1是在柔性基板21上形成有多个信号线22的扁平电缆。插头23、24设置在电缆2-1的两端。插头23具备与各信号线22连接的电极E2a,形成为能够插入控制基板1的连接器15-1(插座)。连接器15-1具备与电缆2-1的电极E2a连接的电极E1。插头24具备与各信号线22连接的电极E2b,形成为能够插入源极驱动器基板3-1的连接器33-1(插座)。连接器33-1具备与电缆2-1的电极E2b连接的电极E3。

在图3的例子中,用于源极驱动器基板3-1的数据信号DATA1包括8比特的数据值DATA1[7:0]以及时钟信号DATA1[CLK]。多个信号线22包括分别传输数据信号DATA1的数据值DATA1[7:0]以及时钟信号DATA1[CLK]的9条信号线。进一步,多个信号线22包括分别传输I2C信号I2C1的数据值I2C1[DATA]、时钟信号I2C1[CLK]以及复位信号RESET1的3条信号线。进一步，多个信号线22包括分别施加有-6V、3.3V、16V和35V的电源电压的4条信号线，以及施加有接地电压GND的2条信号线。因此,在图3的例子中,电缆2-1总共具备18条信号线22。

在本说明书中,将传输数据信号DATA1的信号线22也称为“第一信号线”。此外,在本说明书中,将传输I2C信号I2C1的信号线22也称为“第二信号线”。此外,在本说明书中,将被施加-6V、16V以及35V的电源电压的信号线也称为“第三信号线”。

电缆2-2也与图3的电缆2-1同样地构成。

图4是示出比较例涉及的电缆2A-1的示例性构成的图。电缆2A-1具备柔性基板21A、多个信号线22以及插头(23A、24A)。电缆2A-1具备与图3的电缆2-1不同数量的信号线22。因此,插头23A、24A具有与图3的插头23、24不同的个数的电极E2a、E2b,柔性基板21A以及插头23A、24A具有与图3的柔性基板21以及插头23、24不同的尺寸。连接器15A-1、33A-1也具有与图2的连接器15-1、33-1不同个数的电极E1、E3。

在图4的例子中,多个信号线22包括分别传输数据信号DATA1的数据值DATA1[7:0]以及时钟信号DATA1[CLK]的9条信号线。进一步，多个信号线22包括分别施加有-6V、3.3V、16V和35V的电源电压的4条信号线，以及施加有接地电压GND的2条信号线。进一步,多个信号线22包括没有在电力以及数据信号等的传输中使用的9个虚拟(NC:notconnected)的信号线。因此,在图4的例子中,电缆2A-1总共具备24条信号线22。

在扁平电缆中,为了使因电缆没有正确地连接于连接器而引起的电子部件不易发生损坏,如图4所示,考虑将与传输电力的信号线相邻的信号线设为在电力以及数据信号的传输中不使用的虚拟信号线。特别是,考虑将16V和35V等与施加高电源电压的信号线的两侧相邻的信号线作为虚拟信号线。然而,由于为了设置虚拟信号线,电缆的尺寸增大,因此部件的成本增大,进而电缆的配置以及电子部件的布线的自由度下降。若电缆的配置以及电子部件的布线的自由度下降,则例如在电路基板中决定布线的布局时,有可能无法获得适当的布局。特别是,在经由一个电缆供给多个电源电压的情况下,虚拟信号线的数量增大,这些问题变得更加显著。

需要考虑用于使得难以发生电子部件的损坏的配置与布线的布局的折衷。如果过度重视防止电子部件的损坏,则存在布线过度混杂或电路基板的尺寸增大的可能性。另外,如果使得难以产生电子部件的损坏,其结果是,存在电磁障碍恶化，或者布线的布局所花费的时间增大的可能性。

因此,要求不取决于虚拟信号线,且难以产生因电缆未正确地连接于连接器而引起的电子部件的损坏。在本说明书中，说明一种连接系统，其能够在抑制必要的数据量以及处理时间的增大的同时,电检测电缆是否正确地连接于连接器。

图5是示出图2的控制电路11的示例性构成的框图。控制电路11具备LVDSI/F(LVDS接口电路)41、TC(定时控制)处理电路42、mini-LVDSI/F(mini-LVDS接口电路)43、SPII/F(串行外接接口电路)44、I2CI/F(I2C接口电路)45以及连接判断电路46。

LVDS接口电路从控制基板1的前段的电路接收输入数据信号DATA_IN。TC处理电路42对接收到的输入数据信号DATA_IN中包含的影像数据进行处理,控制显示面板4的动作定时,并控制控制电路11整体的动作。另外,TC处理电路42输出表示控制基板1的电源被接通而处于动作状态的控制信号CPU_RDY。mini-LVDS接口电路43输出用于源极驱动器基板3-1的数据信号DATA1和用于源极驱动器基板3-2的数据信号DATA2。串行外接接口电路44在TC处理电路42的控制下,输出用于编码电路32-1的复位信号RESET1和用于编码电路32-2的复位信号RESET2。I2C接口电路45从编码电路32-1接收编码数据值M_DATA1,另外,从编码电路32-2接收编码数据值M_DATA2。连接判断电路46基于编码数据值M_DATA1、M_DATA2,判断多个测试数据值是否从控制基板1正确地传输至源极驱动器基板3-1、3-2,并输出表示该判断的结果的控制信号PWR_RDY。

连接判断电路46具备寄存器51-1～52-2、比较器53-1、53-2以及AND电路(逻辑与运算电路)54。

寄存器51-1存储从编码电路32-1接收到的编码数据值M_DATA1。寄存器51-2存储从编码电路32-2接收到的编码数据值M_DATA2。寄存器52-1、52-2分别存储基于多个测试数据值预先计算出的基准值REF_DATA。基准值REF_DATA表示当电缆2-1、2-2正确地连接于连接器15-1、15-2、33-1、33-2时,并且测试数据值从控制基板1正确地传输至源极驱动器基板3-1、3-2时,由编码电路32-1、32-2分别生成的编码数据值M_DATA1、M_DATA2。

比较器53-1判断编码数据值M_DATA1是否与基准值REF_DATA一致,在一致时,其输出信号成为高电平,不一致时,其输出信号成为低电平。同样,比较器53-2判断编码数据值M_DATA2是否与基准值REF_DATA一致,一致时,其输出信号成为高电平,不一致时,其输出信号成为低电平。

AND电路54基于控制信号CPU_RDY以及比较器53-1、53-2的输出信号,输出所述控制信号PWR_RDY。控制信号PWR_RDY在控制信号CPU_RDY以及比较器53-1、53-2的输出信号全部为高电平时成为高电平,否则为低电平。换言之,控制电路11在编码数据值M_DATA1、M_DATA2与基准值REF_DATA一致时,判断为多个测试数据值从控制基板1正确地传输至源极驱动器基板3-1、3-2。由此,控制信号PWR_RDY表示多个测试数据值是否被从控制基板1正确地传输至源极驱动器基板3-1、3-2,因此,表示电缆2-1、2-2是否正确地连接于连接器15-1、15-2、33-1、33-2。

控制电路11既可以对编码电路32-1、32-2发送相同的测试数据值,也可以发送相互不同的测试数据值。在发送相同的测试数据值的情况下,如图5所示,寄存器52-1、52-2也可以存储相同的基准值REF_DATA。在发送相互不同的测试数据值的情况下,寄存器52-1、52-2分别存储与发送的测试数据值对应的基准值。

图6是示出图2的编码电路32-1的示例性构成的框图。编码电路32-1具备移位寄存器61和M寄存器62。向移位寄存器61输入数据信号DATA1的数据值DATA1[7:0]以及时钟信号DATA1[CLK]和复位信号RESET1。移位寄存器61中,作为多个测试数据值,在时钟信号DATA1[CLK]的至少两个周期输入数据值DATA1[7:0](即,在时间上连续传输的至少两个测试数据值)。移位寄存器61与规定的生成多项式建立关联,基于从控制基板1接收到的多个测试数据值,生成一个编码数据值M_DATA1[7:0]。

图7是示出图6的编码电路32-1的示例性详细构成的框图。移位寄存器61例如如图7所示具备加法器

通过使用移位寄存器61生成编码数据值M_DATA1,编码数据值M_DATA1反映时钟信号DATA1[CLK]的当前周期的测试数据值的内容和前一个周期的测试数据值的内容。在使用3个以上的测试数据值的情况下也同样,编码数据值M_DATA1反映当前以及过去的测试数据值的内容。换言之,编码数据值M_DATA1是通过对多个测试数据值进行编码并压缩而生成的。

再次参照图6,M寄存器62存储由移位寄存器61生成的编码数据值M_DATA1[7:0]。通过控制基板1的控制电路11,使用包含数据值I2C1[DATA]和时钟信号I2C1[CLK]的I2C信号I2C1读出存储于M寄存器62的编码数据值M_DATA1[7:0]。

编码电路32-2也与图6和图7的编码电路32-1同样地构成。

图8是示出从图1的控制基板1向源极驱动器基板3-1发送的例示性测试数据值的时序图。在时刻t1,移位寄存器61根据复位信号RESET1被复位,作为第一测试数据值,数据值DATA1[7:0]＝aah被输入到移位寄存器61。在时刻t2,移位寄存器61与时钟信号DATA1[CLK]的上升沿同时输出编码数据值M_DATA1[7:0]＝abh。在时刻t11,作为第二测试数据值,数据值DATA1[7:0]＝55h被输入到移位寄存器61。在时刻t12,移位寄存器61与时钟信号DATA1[CLK]的上升沿同时输出编码数据值M_DATA1[7:0]＝03h。

图9是概略地示出图1的控制电路11的动作的流程图。

在控制基板1的电源被接通后,在步骤S1中,控制电路11将控制信号PWR_RDY设定为低电平。

在步骤S2中，控制电路11将测试数据值发送至源极驱动器基板3-1。在步骤S3中,时钟信号DATA1[CLK]进入下一个周期。此时,如参照图8所说明的那样,编码电路32-1基于从控制基板1作为测试数据值而接收到的数据值DATA1[7:0],生成编码数据值M_DATA1[7:0]。在步骤S4中,控制电路11判断是否向源极驱动器基板3-1发送了所有的测试数据值(在图8的例子中为两个数据值DATA1[7:0]＝aah、55h),在“是”时，进入步骤S5,在“否”时，返回步骤S2。

控制电路11与源极驱动器基板3-1同样,针对源极驱动器基板3-2也执行步骤S2～S4。控制电路11既可以对各源极驱动器基板3-1、3-2并行执行步骤S2～S4,也可以依次执行。

在步骤S5中,控制电路11从编码电路32-1读出编码数据值M_DATA1[7:0],从编码电路32-2读出编码数据值M_DATA2[7:0]。在步骤S6中,控制电路11判断编码数据值M_DATA1[7:0]、M_DATA2[7:0]是否与基准值REF_DATA一致,在“是”时，进入步骤S7,在“否”时，进入步骤S8。在图5的例子中,通过比较器53-1、53-2以及AND电路54实施步骤S6的判断。在步骤S7中,控制电路11将控制信号PWR_RDY设定为高电平。另一方面,在步骤S8中,控制电路11将控制信号PWR_RDY维持在低电平。

图9的处理可以通过专用的硬件装置来实施,也可以通过由通用的处理器执行的程序而软件性地实施,也可以是它们的组合。

图10是示出当电缆2-1、2-2正确地连接于连接器15-1、15-2、33-1、33-2时从控制基板1施加于源极驱动器基板3-1、3-2的电源电压的时序图。如上所述,电力管理电路12在控制基板1的电源被接通、开始供给12V的电源电压之后,对源极驱动器基板3-1、3-2开始3.3V的电源电压的供给。3.3V的电源电压用于使编码电路32-1、32-2进行动作,即,用于根据测试数据值生成编码数据值。如果电缆2-1、2-2正确地连接于连接器15-1、15-2、33-1、33-2,则通过编码电路32-1、32-2生成的编码数据值M_DATA1[7:0]、M_DATA2[7:0],与基准值REF_DATA一致。控制电路11在控制信号CPU_RDY为高电平且编码数据值M_DATA1[7:0]、M_DATA2[7:0]与基准值REF_DATA一致时,将控制信号PWR_RDY设定为高电平(图9的步骤S7)。此时,电力管理电路12开始对源极驱动器基板3-1、3-2供给其它的-6V、16V以及35V的电源电压。

图11是示出当电缆2-1、2-2未正确地连接于连接器15-1、15-2、33-1、33-2时从控制基板1施加于源极驱动器基板3-1、3-2的电源电压的时序图。如果电缆2-1、2-2未正确地连接于连接器15-1、15-2、33-1、33-2,则通过编码电路32-1、32-2生成的编码数据值M_DATA1[7:0]、M_DATA2[7:0]与基准值REF_DATA不一致。该情况下,控制电路11将控制信号PWR_RDY维持在低电平(图9的步骤S8)。因此,电力管理电路12不对源极驱动器基板3-1、3-2供给其它的-6V、16V以及35V的电源电压。

图9的处理可以在每次接通显示装置100的电源、即每次接通控制基板1的电源时执行。

第一实施方式涉及的控制基板1以及源极驱动器基板3-1、3-2例如具有以下的效果。

根据第一实施方式,通过对多个测试数据值进行编码并压缩而生成编码数据值,因此,控制电路11从编码电路32-1、32-2接收的编码数据值的数据量以及接收时间与不压缩的情况相比降低。由此,能够在抑制必要的数据量以及处理时间的增大的同时,电检测电缆2-1、2-2是否正确地连接于连接器15-1、15-2、33-1、33-2。

另外,根据第一实施方式,电检测电缆2-1、2-2是否正确地连接于连接器15-1、15-2、33-1、33-2，因此不依赖于虚拟的信号线,能够使因电缆未正确地与连接器连接而引起的电子部件的损坏难以发生。在电缆2-1、2-2中不需要虚拟信号线,因此与存在虚拟信号线的情况相比,电缆和连接器的尺寸变小,部件的成本降低,并且,电缆的配置以及电子部件的布线的自由度提高。

另外,根据第一实施方式,除了用于向源极驱动器电路31供给数据信号和电力的信号线以外,所需的信号线仅是分别传输I2C信号的数据值和时钟信号、以及复位信号的3条信号线。第一实施方式能够通过追加极少个数的信号线来实现。

另外,根据第一实施方式,在多个测试数据值从控制基板1正确地传输至源极驱动器基板3-1、3-2时,开始向源极驱动器基板3-1、3-2供给电力,因此,能够使得因电缆未正确地连接于连接器而引起的电子部件的损坏难以产生。在现有技术的连接器中,对于其电极的配置,需要尽量减小电缆中相互相邻的信号线的电压差的制约、或者使虚拟信号线与16V、35V等被施加高电压的信号线相邻的制约。根据第一实施方式,不需要这样的制约,不管施加到各信号线的电压如何,都可以任意配置各连接器15-1、15-2、33-1、33-2的电极,并任意确定布线的布局。例如,连接器的电极可以配置为被施加16V的电源电压的信号线与被施加35V的电源电压的信号线彼此相邻。另外,不易发生电子部件的损坏,并且与现有技术相比,能够提高耐电磁障碍性,缩短布线的布局所花费的时间。

另外,根据第一实施方式,通过在每次接通显示装置100的电源时执行图9的处理,即使在从工厂出厂显示装置100之后,也能够确认电缆2-1、2-2以及连接器15-1、15-2、33-1、33-2的连接状态。因此,即使因振动(例如,输送中的振动)、灾害等某种原因而导致电缆和连接器的连接状态发生变化,电缆不再正确地连接于连接器,也能够使显示装置100的电子部件的损坏难以发生。

图12是示出第一实施方式的变形例涉及的控制电路11B的示例性构成的框图。电缆和连接器的连接状态可以在每次接通装置的电源时执行,也可以代替地在将电缆与连接器连接之后,例如仅在最初接通装置的电源时执行一次。

图12的控制电路11B具备TC处理电路42B和连接判断电路46B，以代替图5的控制电路11的TC处理电路42和连接判断电路46。

TC处理电路42B输出表示多个测试数据值是否被从控制基板1正确地传输到源极驱动器基板3-1、3-2的比特值CK_DISABLE。比特值CK_DISABLE在多个测试数据值从控制基板1正确地传输至源极驱动器基板3-1、3-2时成为高电平,否则成为低电平。

连接判断电路46B除了图5的各构成要素之外,还具备寄存器55以及OR电路(逻辑和运算电路)56-1、56-2。寄存器55存储比特值CK_DISABLE。OR电路56-1在比较器53-1的输出信号以及比特值CK_DISABLE中的至少一个为高电平时成为高电平,否则成为低电平。OR电路56-2在比较器53-2的输出信号以及比特值CK_DISABLE中的至少一个为高电平时成为高电平,否则成为低电平。AND电路54代替比较器53-1、53-2的输出信号,基于OR电路56-1、56-2的输出信号而输出上述的控制信号PWR_RDY。

图13是概略地示出图12的控制电路11B的动作的流程图。在控制基板1的电源被接通之后,在步骤S11中,控制电路11B判断比特值CK_DISABLE是否为高电平,在“是”时进入步骤S7,在“否”时进入步骤S1。之后的动作与图9的处理相同。因此，控制电路11B在控制基板1的电源被接通、且多个测试数据值没有被从控制基板1正确地传输至源极驱动器基板3-1、3-2时，执行步骤S1至S6。

根据图12及图13的变形例,例如,仅在显示装置100从工厂出厂之前,能够确认电缆2-1、2-2及连接器15-1、15-2、33-1、33-2的连接状态。例如在显示装置100的销售形式未设想由工程师或用户维护的情况下，能够应用本变形例。

〔第二实施方式〕

在第一实施方式中,控制基板1的控制电路11判断编码数据值是否与基准值一致,但取而代之的,也可以由源极驱动器基板进行判断。

图14是示出第二实施方式涉及的控制基板1C及源极驱动器基板3C-1、3C-2的示例性构成的框图。

控制基板1C具备控制电路11C和连接器15C-1、15C-2，以代替图2的控制电路11和连接器15-1、15-2。

如后所述,由于电缆2C-1、2C-2具备与图3的电缆2-1不同数量的信号线22,因此连接器15C-1、15C-2具有与图2的连接器15-1、15-2不同个数的电极E1。

控制电路11C与图2的控制电路11同样,经由传输数据信号DATA1、DATA2的信号线中的至少一部分将测试数据值分别向源极驱动器基板3C-1、3C-2发送。

另外,控制电路11C从源极驱动器基板3C-1的编码电路32C-1(后述)接收表示编码数据值是否与基于多个测试数据值预先计算出的基准值一致的1比特的比特值CMP1,以代替收发图2的I2C信号I2C1。进一步,控制电路11C将复位信号RESET1发送到编码电路32C-1。同样地,控制电路11C从源极驱动器基板3C-2的编码电路32C-2(后述)接收表示编码数据值是否与基于多个测试数据值预先计算出的基准值一致的1比特的比特值CMP2，以代替收发图2的I2C信号I2C2。进一步,控制电路11C将复位信号RESET2发送到编码电路32C-2。

控制电路11C还基于从编码电路32C-1、32C-2分别接收到的比特值CMP1、CMP2,判断电缆2-1是否与控制基板1C的连接器15C-1及源极驱动器基板3C-1的连接器33C-1(后述)正确地连接,且电缆2-2是否与控制基板1C的连接器15C-2及源极驱动器基板3C-2的连接器33C-2(后述)正确地连接。控制电路11C输出表示该判断的结果的控制信号PWR_RDY。

另外,源极驱动器基板3C-1具备编码电路32C-1和连接器33C-1，以代替图2的编码电路32-1和连接器33-1。连接器33C-1与控制基板1C的连接器15C-1同样,具有与图2的连接器33-1不同个数的电极E3。编码电路32C-1基于从控制基板1C接收到的多个测试数据值,生成1个编码数据值,进而,生成表示编码数据值是否与基准值一致的比特值CMP1。

与源极驱动器基板3C-1同样,源极驱动器基板3C-2具备编码电路32C-2以及连接器33C-2，以代替图2的编码电路32-2以及连接器33-2。与控制基板1C的连接器15C-2同样,连接器33C-2具有与图2的连接器33-2不同个数的电极E3。编码电路32C-2基于从控制基板1C接收到的多个测试数据值,生成1个编码数据值,进而,生成表示编码数据值是否与基准值一致的比特值CMP2。

图15是示出图14的电缆2C-1的示例性构成的图。电缆2C-1具备柔性基板21C、多个信号线22、以及插头23C、24C。电缆2C-1具备与图3的电缆2-1不同数量的信号线22。因此,插头23C、24C具有与图3的插头23、24不同的个数的电极E2a、E2b,柔性基板21C以及插头23C、24C具有与图3的柔性基板21以及插头23、24不同的尺寸。

在图15的例子中,多个信号线22包括传输比特值CMP1的1条信号线,以代替传输图3的I2C信号I2C1的2条信号线。因此,在图15的例子中,电缆2C－1总共具备17条信号线22。

在本说明书中,将传输比特值CMP1的信号线22称为“第二信号线”。

电缆2C-2也与图15的电缆2C-1同样地构成。

图16是示出图14的控制电路11C的示例性构成的框图。控制电路11C具备串行外接接口电路44C以及连接判断电路46C，以代替图5的串行外接接口电路44、I2C接口电路45以及连接判断电路46。

串行外接接口电路44C在TC处理电路42的控制下,输出用于编码电路32C-1的复位信号RESET1和用于编码电路32C-2的复位信号RESET2。串行外接接口电路44C还从编码电路32C-1接收比特值CMP1,另外,从编码电路32C-2接收比特值CMP2。连接判断电路46C基于比特值CMP1、CMP2,判断多个测试数据值是否被从控制基板1C正确地传输至源极驱动器基板3C-1、3C-2,输出表示该判断的结果的控制信号PWR_RDY。

连接判断电路46C具备AND电路57、58。AND电路57基于比特值CMP1、CMP2输出比特值CMP。比特值CMP在比特值CMP1、CMP2双方为高电平时成为高电平,否则成为低电平。AND电路58基于控制信号CPU_RDY以及比特值CMP,输出上述的控制信号PWR_RDY。控制信号PWR_RDY在控制信号CPU_RDY以及比特值CMP双方为高电平时成为高电平,否则成为低电平。换言之,控制电路11C基于从编码电路32C-1、32C-2接收到的比特值CMP1、CMP2,判断多个测试数据值是否被从控制基板1C正确地传输至源极驱动器基板3C-1、3C-2。由于比特值CMP1、CMP2基于编码数据值而生成,因此控制电路11C基于编码数据值来判断多个测试数据值是否被从控制基板1C正确地传输至源极驱动器基板3C-1、3C-2。由此,控制信号PWR_RDY示出多个测试数据值是否被从控制基板1C正确地传输至源极驱动器基板3C-1、3C-2,因此,示出电缆2C-1、2C-2是否正确地连接于连接器15C-1、15C-2、33C-1、33C-2。

图17是示出图14的编码电路32C-1的示例性构成的框图。编码电路32C-1除了具备图6的各构成要素以外,还具备寄存器63和比较器64。寄存器63与图5的寄存器52-1同样,存储基准值REF_DATA。比较器64与图5的比较器53-1同样,判断由移位寄存器61生成并保存在M寄存器62中的编码数据值M_DATA1是否与基准值REF_DATA一致,作为比较结果,输出上述比特值CMP1。当编码数据值M_DATA1与基准值REF_DATA一致时,比特值CMP1成为高电平,否则比特值CMP1成为低电平。如上所述,从比较器64输出的比特值CMP1由控制电路11C接收。

编码电路32C-2也与图17的编码电路32C-1同样地构成。

图18是概略地示出图14的控制电路11C的动作的流程图。

图18的步骤S1至S4与图9的步骤S1至S4相同。并且，编码电路32C-1、32C-2生成编码数据值M_DATA1、M_DATA2之后，分别生成表示编码数据值M_DATA1、M_DATA2是否与基准值REF_DATA一致的比特值CMP1、CMP2。

在步骤S5A中,控制电路11C从编码电路32C-1接收比较结果的比特值CMP1,从编码电路32C-2接收比较结果的比特值CMP2。在步骤S6A中,控制电路11C判断比特值CMP1、CMP2这双方是否为高电平,在“是”时进入步骤S7,在“否”时进入步骤S8。在图16的例子中,通过AND电路57、58实施步骤S6A的判断。

图18的步骤S7至S8与图9的步骤S7至S8相同。

在电缆2C-1、2C-2正确地连接于连接器15C-1、15C-2、33C-1、33C-2时,在不是那样的情况下,也与参照图10以及图11说明的情况同样地,都能够从控制基板1C对源极驱动器基板3C-1、3C-2施加电源电压。

第二实施方式涉及的控制基板1C和源极驱动器基板3C-1、3C-2除了第一实施方式的效果以外,还具有例如以下的效果。

根据第二实施方式,控制电路11C从编码电路32C-1,32C-2分别接收比特值CMP1,CMP2，以代替编码数据值M_DATA1,M_DATA2,因此,控制电路11C从编码电路32C-1,32C-2接收的数据量以及接收时间与第一实施方式相比进一步降低。

另外,根据第二实施方式,由于比特值CMP1、CMP2是1比特的2值信号,因此与如第一实施方式那样经由电缆2-1、2-2传输多比特的编码数据值M_DATA1、M_DATA2的情况相比,更难以产生通信错误。

另外,根据第二实施方式,控制基板1C中不需要图5的寄存器51-1～52-2以及比较器53-1、53-2,能够减小控制基板1C的电路规模,并减少部件的尺寸以及成本。

另外,根据第二实施方式,不需要使用I2C信号读出编码数据值的处理,因此与第一实施方式相比,能够减少控制电路11C的程序的尺寸。

另外,根据第二实施方式,除了用于向源极驱动器电路31供给数据信号和电力的信号线以外,所需的信号线仅是分别传输比较结果的比特值和复位信号的2条信号线。第二实施方式能够通过追加比第一实施方式更少的个数的信号线来实现。

〔第三实施方式〕

在第一及第二实施方式中，仅从多个测试数据值生成编码数据值。但是,编码数据值除了多个测试数据值之外,也可以根据从其他信号源(源极驱动器基板的内部电路等)得到的表示其他信号源的状态的信号而生成。由此，除了电缆和连接器的连接状态之外，还可以检测其他信号源的状态。

图19是示出第三实施方式涉及的源极驱动器基板3D-1的示例性构成的框图。源极驱动器基板3D-1具备多个源极驱动器电路31Da～31Dc、编码电路32D1-1以及连接器33-1。

与第一实施方式同样的，连接器33-1经由电缆2-1与控制基板1连接。

源极驱动器电路31Da～31Dc从控制基板1接收数据信号DATA1,进而接收电源电压VL、VH的供给,输出用于显示面板4的各像素的控制信号。另外,源极驱动器电路31Da～31Dc分别具有对用于简易地测试该电路是否正常动作的信号进行输入输出的一对测试端子(以下,称为“测试输入端子”以及“测试输出端子”)。从基准电压源VREF向源极驱动器电路31Da的测试输入端子施加与高电平的比特值对应的电压,源极驱动器电路31Da从其测试输出端子输出比特值TP1。比特值TP1被输入到源极驱动器电路31Db的测试输入端子,源极驱动器电路31Db从其测试输出端子输出比特值TP2。比特值TP2被输入到源极驱动器电路31Dc的测试输入端子,源极驱动器电路31Dc从其测试输出端子输出比特值TP3。

每个源极驱动器电路31Da至31Dc中，如果当从测试输入端子输入高电平的比特值“H”时，从测试输出端子输出高电平的比特值“H”，则视为该电路正常进行动作。另外，每个源极驱动器电路31Da至31Dc中，如果当从测试输入端子输入高电平的比特值“H”时，从测试输出端子输出低电平的比特值“L”，则视为该电路出现故障。因此，比特值TP1至TP3表示每个源极驱动器电路31Da至31Dc是否正常进行动作。图19示出了所有源极驱动器电路31Da至31Dc均正常进行动作的情况。

编码电路32D-1基于从控制基板1接收到的多个测试数据值和比特值TP1、TP2,生成1个编码数据值。

图20是示出图19的编码电路32D-1的示例性详细构成的框图。编码电路32D-1具备移位寄存器61D和M寄存器62。移位寄存器61D除了图7的移位寄存器61的构成要素之外，还具备加法器73-1、73-2。加法器73-1计算数据值DATA1[1]和比特值TP1之和，并将其输入至加法器71-1。加法器73-2计算数据值DATA1[0]和比特值TP2之和，并将其输入至加法器71-0。由此，移位寄存器61D除了电缆和连接器的连接状态之外，还生成表示源极驱动器电路31Da、31Db的状态的编码数据值。图20的M寄存器62与图6及图7的寄存器62同样地构成。

控制基板1的控制电路11在电缆2-1正确地连接于连接器15-1、33-1时，并且测试数据值被从控制基板1正确地传输至源极驱动器基板3D-1时，并且,源极驱动器电路31Da、31Db双方正常进行动作时，将由编码电路32D-1生成的表示编码数据值的基准值存储在其内部的寄存器52-1中。由此,控制电路11在编码数据值与基准值一致时,能够判断为多个测试数据值从控制基板1正确地传输至源极驱动器基板3D-1，并且，源极驱动器基板3D-1的内部电路正在正常动作。

图21是示出图19的源极驱动器电路31Da～31Dc之一发生故障时的源极驱动器基板的状态的图。图21示出源极驱动器电路31Db故障、比特值TP2成为低电平的情况。该情况下,编码数据值与基准值不一致。因此,控制电路11能够判断电缆2-1没有正确地连接于连接器15-1、33-1,或源极驱动器基板3D-1的内部电路发生了故障。

第三实施方式所涉及的源极驱动器基板3D-1除了第一～第二实施方式的效果之外,还具有例如以下的效果。

根据第三实施方式,编码电路32D-1基于多个测试数据值及比特值TP1、TP2生成一个编码数据值,从而除了电缆和连接器的连接状态以外,还能够检测源极驱动器基板3D-1的内部电路的状态。由此,能够防止源极驱动器基板3D-1的内部电路的故障所引起的烧损等。

图22是第三实施方式的变形例涉及的源极驱动器电路31Da的示例性输入输出端子的图。图22的源极驱动器电路31Da具有测试输入端子TP_IN以及测试输出端子TP_OUT。源极驱动器电路31Da不仅可以将从测试输出端子TP_OUT输出的比特值TP1输入到编码电路32D-1,也可以将表示源极驱动器电路31Da的状态的其他信号输入到编码电路32D-1。例如,源极驱动器电路31Da也可以将表示源极驱动器电路31Da的自我诊断的结果的比特值ST1输入到编码电路32D-1。此外,源极驱动器电路31Da也可以将表示源极驱动器电路31Da处于动作状态的比特值RDY1输入到编码电路32D-1。其它源极驱动器电路31Db、31Dc也可以与图22的源极驱动器电路31Da相同地，将表示源极驱动器电路31Da的状态的其它信号输入到编码电路32D-1。编码电路32D-1通过基于这些信号生成编码数据值,能够生成用于更正确地判断源极驱动器基板3D-1的内部电路是否正常动作的编码数据值。

[第四实施方式]

在第一～第三实施方式中所说明的例子中,为了传输测试数据值,使用了传输数据信号DATA1、DATA2的8位的数据值DATA1[7:0]、DATA2[7:0]的全部信号线。但是,为了传输测试数据值,也可以使用在控制基板及源极驱动器基板之间传输数据信号而使用的多个信号线中的至少一部分。

图23是示出第四实施方式涉及的控制基板1及源极驱动器基板3E-1、3E-2的示例性构成的框图。

图23的控制基板1与图2的控制基板1同样地构成。图23的电缆2-1、2-2与图3的电缆同样地构成。

源极驱动器基板3E-1具备编码电路32E-1，以代替图2的编码电路32-1。在编码电路32E-1中,作为测试数据值,仅输入数据信号DATA1的数据值DATA1[7:0]中的2比特的数据值DAT A1[7,0]。编码电路32E-1基于从控制基板1接收到的多个测试数据值,生成1个编码数据值。

与源极驱动器基板3E-1同样,源极驱动器基板3E-2具备编码电路32E-2，以代替图2的编码电路32-2。在编码电路32E-2中,作为测试数据值,仅输入数据信号DATA1的数据值DATA2[7:0]中的2比特的数据值DATA2[7,0]。编码电路32E-2基于从控制基板1接收到的多个测试数据值,生成1个编码数据值。

为了传输测试数据值,也可以仅使用用于在控制基板1和源极驱动器基板3E-1、3E-2之间传输数据信号而使用的多个信号线22中的至少一部分。特别是,为了检测电缆2-1、2-2相对于连接器15-1、15-2、33-1、33-2倾斜插入的状态,只要经由至少两个信号线传输测试数据值即可。在图23的例子中,使用了为了传输图3所示的数据信号DATA1的数据值DATA1[7:0]而使用的多个信号线22中的相互离得最远的一对信号线22。

第四实施方式的控制基板1以及源极驱动器基板3E-1、3E-2除了第一～第三实施方式的效果之外,还具有例如以下的效果。

与第一实施方式的情况相比，根据第四实施方式,更加减少了测试数据值的比特数,由此，编码电路32E-1、32E-2的移位寄存器与更低次的生成多项式、例如CRC-4的生成多项式X4+X+1相关联。因此,能够减少移位寄存器的电路规模,并减少部件的尺寸和成本。

图24是示出第四实施方式的变形例涉及的控制基板1F及源极驱动器基板3F-1、3F-2的示例性构成的框图。

控制基板1F具备连接器15F-1、15F-2，以代替图2的连接器15-1、15-2。如后所述,连接器15F-1、15F-2的电极E1的个数与图3的连接器15-1相同,但电极E1的配置与连接器15-1不同。

源极驱动器基板3F-1具备编码电路32F-1和连接器33F-1，以代替图2的编码电路32-1和连接器33-1。连接器33F-1与控制基板1F的连接器15F-1同样,具有与图2的连接器33-1不同配置的电极E3。在编码电路32F-1中,作为测试数据值,仅输入数据信号DATA1的数据值DATA1[7:0]中的6比特的数据值DATA1[7,6,5,2,1,0]。编码电路32F-1基于从控制基板1F接收到的多个测试数据值,生成1个编码数据值。

源极驱动器基板3F-2具备编码电路32F-2和连接器33F-2，以代替图2的编码电路32-2和连接器33-2。连接器33F-2与控制基板1F的连接器15F-2同样,具有与图2的连接器33-2不同配置的电极E3。在编码电路32F-2中,作为测试数据值,仅输入数据信号DATA2的数据值DATA2[7:0]中的6比特的数据值DATA2[7,6,5,2,1,0]。编码电路32F-2基于从控制基板1F接收到的多个测试数据值,生成1个编码数据值。

图25是示出图24的电缆2F-1的示例性构成的框图。图24的电缆2F-1本身与图3的电缆2-1相同。但是,连接器15F-1、33F-1的电极E1、E3的配置与图3的连接器15-1、33-1的配置不同,因此各数据信号和各电源电压如图25所示那样传输。这里,如上所述,仅数据信号DATA1的数据值DATA1[7、6、5、2、1、0]被用作测试数据值。如图24所示,传输测试数据值的信号线22以分别与分别被施加-6V、3.3V、16V以及35V的电源电压的信号线22的两侧相邻的方式配置。

电缆2F-2也与图25的电缆2F-1同样地构成。

根据图24及图25的变形例,如图25所示,通过配置连接器15F-1、15F-2、33F-1、33F-2的电极E1、E3,能够可靠地检测出被施加电源电压的信号线22没有与用于电源电压的正确的电极连接，而与用于接收数据信号DATA1、DATA2的各比特的电极连接的状态(或其相反的状态)。

另外,根据图24及图25的变形例,与图23的情况相比,能够更可靠地检测电缆2F-1、2F-2相对于连接器15F-1、15F-2、33F-1、33F-2倾斜插入的状态。

[第五实施方式]

在

在第五实施方式中,说明存在多个源极驱动器基板的情况下能够减少其电路规模的构成。

图26是示出第五实施方式涉及的控制基板1G源极驱动器基板3G-1、3G-2的示例性构成的框图。

控制基板1G具备控制电路11G和连接器15G-1、15G-2，以代替图2的控制电路11和连接器15-1、15-2。

如后所述,由于电缆2G-1、2G-2具备与图3的电缆2-1不同数量的信号线22,因此连接器15G-1、15G-2具有与图2的连接器15-1、15-2不同个数的电极E1。

控制电路11G与图2的控制电路11同样,经由传输数据信号DATA1、DATA2的信号线中的至少一部分将测试数据值分别向源极驱动器基板3G-1、3G-2发送。

源极驱动器基板3G-2具备奇偶校验生成电路34-2和连接器33G-2，以代替图2的编码电路32-2和连接器33-2。与控制基板1G的连接器15G-2同样,连接器33G-2具有与图2的连接器33-2不同个数的电极E3。奇偶校验生成电路34-2基于从控制基板1G发送到源极驱动器基板3G-2的测试数据值,生成奇偶校验比特RESULT2。

控制电路11G与图2同样地收发I2C信号I2C1以及复位信号RESET1,但不收发I2C信号I2C2以及复位信号RESET2。控制基板1G接收基于测试数据值生成的奇偶校验比特RESULT2,并将奇偶校验比特RESULT2原样发送到源极驱动器基板3G-1，以代替从源极驱动器基板3G-2接收编码数据值M_DATA2。

图27是示出图26的电缆2G-1的示例性构成的图。图28是示出图26的电缆2G-2的示例性构成的图。电缆2G-1，2G-2分别具备柔性基板21G、多个信号线22、以及插头23G、24G。电缆2G-1，2G-2分别具备与图3的电缆2-1不同数量的信号线22。因此,插头23G、24G具有与图3的插头23、24不同的个数的电极E2a、E2b,柔性基板21G以及插头23G、24G具有与图3的柔性基板21以及插头23、24不同的尺寸。

在图27的例子中,多个信号线22除了图3的各信号线以外，还包括从控制基板1G向源极驱动器基板3G-1传输RESULT2的1条信号线。因此,在图27的例子中,电缆2G-1总共具备19条信号线22。

在图28的例子中,多个信号线22除了用于传输图2的电缆2-2中的I2C信号I2C2及复位信号RESET2的3条的信号线以外，还包括从源极驱动器基板3G-2向控制基板1G传输奇偶校验比特RESULT2的1条信号线。进一步，在图28的例子中，多个信号线22包括三个虚拟信号线，以使与电缆2G-1、2G-1的信号线的数量一致。因此,在图28的例子中,电缆2G-1总共具备19条信号线22。

源极驱动器基板3G-1具备编码电路32G-1和连接器33G-1，以代替图2的编码电路32-1和连接器33-1。与控制基板1G的连接器15G-1同样,连接器33G-1具有与图2的连接器33-1不同个数的电极E3。编码电路32G-1基于从控制基板1G接收到的多个测试数据值及奇偶校验比特RESULT2,生成1个编码数据值。

控制电路11G还基于仅从编码电路32G-1接收到的编码数据值,判断电缆2G-1是否正确地连接于连接器15G-1、33G-1,且电缆2G-2是否正确地连接于连接器15G-2、33G-2。控制电路11G输出表示该判断的结果的控制信号PWR_RDY。

图29是示出图26的奇偶校验生成电路34-2的示例性构成的框图。奇偶校验生成电路34-2具备加法器81-1～81-7,通过将数据信号DATA2的数据值DATA2[7:0]彼此相加,生成奇偶检验比特RESULT2。根据图29的奇偶校验检验生成电路34-2,通过仅具备加法器,与具备移位寄存器以及M寄存器的编码电路相比,能够降低电路规模。

根据第五实施方式,通过仅一个源极驱动器基板3G-1具备编码电路32G-1,其他源极驱动器基板3G-2具备奇偶校验生成电路34-2以代替编码电路,由此，能够降低其电路规模,减少部件的尺寸以及成本。

另外,根据第五实施方式,控制电路11G只要仅从一个编码电路32G-1接收编码数据值即可,因此即使源极驱动器基板的个数增加,也能够抑制处理时间的增大。

另外,根据第五实施方式,控制电路11G只要具备用于存储一个编码数据值以及一个基准值的寄存器即可,因此，即使源极驱动器基板的个数增加，也能够抑制电路规模的增大，并抑制部件的尺寸以及成本增大。

另外,根据第一实施方式,在电缆2G-1中，除了用于向源极驱动器电路31供给数据信号和电力的信号线以外,所需的信号线仅是分别传输I2C信号的数据值以及时钟信号、复位信号、奇偶校验比特RESULT2的4条信号线。另外,在电缆2G-2中,除了用于向源极驱动器电路31供给数据信号和电力的信号线以外,所需的信号线仅是用于传输奇偶校验比特RESULT2的1条信号线。第五实施方式能够通过追加极少个数的信号线来实现。

如下所述，第五实施方式也可以应用在存在三个以上的源极驱动器基板的情况。

图30是示出第五实施方式的第一变形例涉及的控制基板1H及源极驱动器基板3G-1～3G-3的示例性构成的框图。

电缆2G-3与图28的电缆2G-2同样地构成。另外，源极驱动器基板3G-3与源极驱动器基板3G-2同样地构成。

控制基板1H具备控制电路11H、连接器15H-1～15H-3、以奇偶校验生成电路16，以代替图26的控制电路11和连接器15-1、15-2。

连接器15H-1与图26及图27的连接器15G-1同样地构成。连接器15H-2～15-3与图26及图28的连接器15G-2同样地构成。

控制电路11H除了输出数据信号DATA1、DATA2以外，还输出用于源极驱动器基板3G-3的数据信号DATA3。控制电路11H除了将测试数据值分别向源极驱动器基板3G-1、3G-2发送以外，还经由用于传输数据信号DATA3的信号线中的至少一部分将测试数据值向源极驱动器基板3G-3发送。控制电路从源极驱动器基板3G-3接收基于测试数据值生成的奇偶校验比特RESULT3。奇偶校验生成电路16基于分别从源极驱动器基板3G-2、3G-3接收到的奇偶校验比特RESULT2、RESULT3,生成奇偶校验比特RESULT。奇偶校验比特RESULT2被发送至源极驱动器基板3G-1。

根据图30的控制基板1H以及源极驱动器基板3G-1～3G-3,即使在存在三个源极驱动器基板3G-1～3G-3的情况下,也能够获得与图26的情况相同的效果。

图31是示出第五实施方式的第二变形例涉及的控制基板的奇偶校验生成电路17的示例性构成的框图。在存在4个以上的N个源极驱动器基板的情况下,控制基板具备图31的奇偶校验生成电路17，以代替图30的奇偶校验生成电路16。奇偶校验生成电路17具备加法器91-1～91M,通过将从不具有编码电路的源极驱动器基板分别接收到的N-1个奇偶校验比特RESULT2、…、RESULTN彼此相加,生成奇偶校验比特RESULT。根据图31的奇偶校验生成电路17,在存在4个以上的源极驱动器基板的情况下,也能够得到与图26以及图30的情况相同的效果。

在以上说明的第五实施方式中,参照了控制电路从编码电路接收编码数据值的情况(第一实施方式),但第五实施方式也能够应用于控制电路从编码电路接收比特值的情况(第二实施方式)。

[其它实施方式]

在图12以及图16的例子中,控制电路构成为判断全部的电缆以及连接器是否正确地连接，或者在至少一处未正确地连接。取而代之,控制电路也可以构成为:针对每个电缆,分别判断电缆是否正确地连接于控制电路以及源极驱动器基板。控制电路也可以使用单独的输出装置(发光二极管等)将该判断的结果通知给用户,由此,用户能够将未正确连接的电缆重新连接。

经由电缆相互连接的2个电子装置不限于显示装置的控制基板和源极驱动器基板,也可以是任意的装置。各实施方式例如也能够应用于从不具有电力管理电路的电子装置向具备电力管理电路的电子装置传输数据的系统、以及在两个电子装置之间双向地传输数据的系统。

在图3等中,说明了各电子装置的连接器是插座、在电缆的两端设置有插头的情况,但也可以使用插座以及插头的其它配置。例如,也可以在电缆中设置插座,在各电子装置中设置插头。另外,也可以将电缆的一端固定于电子装置。

控制电路不限于电力传输,也可以控制任意的信号(数据信号等)的传输。

也可以将以上说明的各实施方式以及各变形例相互组合。

本发明可以应用于包括经由包括多个信号线的电缆相互连接的两个电子装置的任意系统。

附图标记

1、1C、1G、1H 控制基板

2-1、2-2、2C-1、2C-2、2G-1～2G-3 电缆

3-1、3-2、3C-1、3C-2、3D-1、3E-1、3E-2、3F-2、3F-2、3G-1～3G-3 源极驱动器基板

4 显示面板

11、11B、11C、11G、11H 控制电路

12 电力管理电路

13 发光二极管

14、15-1、15-2、15C-1、15C-2、15F-1、15F-2、15G-1、15G-2、15H-1～15H-3 连接器

16、17 奇偶校验生成电路

21、21C、21G 柔性基板

22 信号线

23、24、23C、24C、23G、24G 插头

31、31Da-1～31Da-3 源极驱动器电路

32-1、32-2、32C-1、32C-2、32D-1、32E-1、32E-2、32F-1、32F-2、32G-1 编码电路

33-1、33-2、33C-1、33C-2、33F-1、33F-2、33G-1～33G-3 连接器

34-2、34-3 奇偶校验生成电路

41 LVDS I/F(LVDS接口电路)

42、42B TC(定时控制)处理电路

43 mini-LVDS I/F(mini-LVDS接口电路)

44、44C SPI I/F(串行外接接口电路)

45I2C I/F(I2C接口电路)

46、46B、46C 连接判断电路

51-1～52-2 寄存器

53-1,53-2 比较器

54 AND电路(逻辑与运算电路)

55 寄存器

56-1,56-2 OR电路(逻辑和运算电路)

57、58 AND电路(逻辑与运算电路)

61、61D 移位寄存器

62 M寄存器

63 寄存器

64 比较器

71-0～71-7 加法器

72-1、72-2 XOR电路(逻辑异或运算电路)

73-1、73-2 加法器

FF0～FF6 触发器

81-1～81-7 加法器

91-1～91-M 加法器